18862245beebf81dbfcd48d3d8d14931

Микросхема HEF4017BT.652, Десятичный счетчик с дешифратором [SO-16]

Поставка электронных компонентов в Волгоград

12,74 руб.

x 12,74 = 12,74
Сроки поставки выбранного компонента в Волгоград уточняйте у нашего менеджера
НаличиеСрок1шт20шт50шт100шт1000шт5000шт10000шт50000шт
Склад №110-12 дней12,74руб.11,85руб.11,47руб.11,21руб.10,45руб.10,19руб.9,94руб.9,17руб.
НаличиеСрок1шт20шт50шт100шт1000шт5000шт10000шт50000шт
Склад №25-7 дней23,06руб.21,15руб.20,77руб.20,26руб.18,86руб.18,47руб.17,96руб.16,18руб.
НаличиеСрок1шт20шт50шт100шт1000шт5000шт10000шт50000шт
Склад №35 дней29,81руб.27,52руб.26,88руб.26,24руб.24,46руб.23,82руб.23,31руб.20,89руб.
НаличиеСрок1шт20шт50шт100шт1000шт5000шт10000шт50000шт
Склад №47-10 дней15,29руб.14,01руб.13,76руб.13,38руб.12,49руб.12,23руб.11,85руб.10,70руб.
НаличиеСрок1шт20шт50шт100шт1000шт5000шт10000шт50000шт
Склад №55 дней29,43руб.27,14руб.26,50руб.25,86руб.25,10руб.24,21руб.22,93руб.20,64руб.

Характеристики

HEF4017BT.652, Десятичный счетчик с дешифратором [SO-16]The HEF4017BT is a 5-stage Johnson Decade Counter with ten spike-free decoded active high outputs (Q0 to Q9), an active low carry output from the most significant flip-flop (Q5-9), active high and active low clock inputs (CP0, CP1) and an overriding asynchronous master reset input (MR). The counter is advanced by either a low-to-high transition at CP0 while CP1 is low or a high-to-low transition at CP1 while CP0 is high. When cascading counters, the Q5-9 output, which is low while the counter is in states 5, 6, 7, 8 and 9, can be used to drive the CP0 input of the next counter. A high on MR resets the counter to zero (Q0 = Q5-9 = high, Q1 to Q9 = low) independent of the clock inputs (CP0, CP1). Automatic counter code correction is provided by an internal circuit: following any illegal code the counter returns to a proper counting mode within 11 clock pulses. Schmitt trigger action makes the clock inputs highly tolerant of slower rise and fall times.

• Automatic counter correction
• Tolerant of slow clock rise and fall times
• Fully static operation
• Standardized symmetrical output characteristics
• Complies with JEDEC standard JESD 13-B